(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11)特許番号

特許第3221901号 (P3221901)

(45)発行日 平成13年10月22日(2001.10.22)

(24)登録日 平成13年8月17日(2001.8.17)

(51) Int.Cl.7

識別記号

H01L 29/78 21/02 FΙ

H01L 21/02

審査官

河口 雅英

29/78

B 301B

請求項の数6(全 12 頁)

(21)出願番号 特願平4-282 (73)特許権者 000003078 株式会社東芝 (22)出願日 平成4年1月6日(1992.1.6) 東京都港区芝浦一丁目1番1号 松澤一也 (72)発明者 神奈川県川崎市幸区小向東芝町1 株式 特開平5-183153 (65)公開番号 会社東芝 総合研究所内 平成5年7月23日(1993.7.23) (43)公開日 審查請求日 平成10年12月24日(1998.12.24) (72)発明者 福田早苗 神奈川県川崎市幸区小向東芝町1 株式 前置審査 会社東芝 総合研究所内 (74)代理人 100064285 弁理士 佐藤 一雄 (外3名)

最終頁に続く

(54) 【発明の名称】 半導体装置

1

(57) 【特許請求の範囲】

【請求項1】半導体基板と、

前記半導体基板上に形成された絶縁分離層と、

前記絶縁分離層上に形成されたSiGe層と、

前記SiGe層上に形成された第1導電型のシリコン領域と、

前記シリコン領域中に互いに離間して形成された第2導 電型のソース領域およびドレイン領域と、

前記ソース領域およびドレイン領域間の前記シリコン領域表面部に設けられたチャネル領域と、

前記チャネル領域上に形成されたゲート絶縁膜と、

前記ゲート絶縁膜上に形成されたゲート電極と、

を備えたことを特徴とする半導体装置。

【請求項2】前記SiGe層は、前記チャネル領域を伝導する主伝導キャリアとは逆極性の電荷を有するキャリ

2

アが引き込まれるエネルギ状態となっている層であることを特徴とする請求項1記載の半導体装置。

【請求項3】前記SiGe層は、SiとGeとの組成比がほぼ一定となる第1の層を含んでいることを特徴とする請求項1または2記載の半導体装置。

【請求項4】前記SiGe層は、前記シリコン領域との 界面から離れるにつれてGeの濃度が零から増大する第 2の層を含んでいることを特徴とする請求項1乃至3の いずれかに記載の半導体装置。

7 【請求項5】前記第1の層は、その全域に亘って一定の エネルギ状態なっている定エネルギ層であることを特徴 とする請求項3記載の半導体装置。

【請求項6】前記第2の層は、前記キャリアが加速されるエネルギ状態となっている遷移層であることを特徴とする請求項4記載の半導体装置。

3

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は絶縁ゲート型トランジス タを構成する半導体装置に関する。

[0002]

【従来の技術】従来、大規模集積回路(以下、LSIと いう。)を構成する素子として絶縁ゲート型トランジス 夕が広く用いられている。絶縁ゲート型とは、金属性 (金属製あるいは金属に近い多結晶シリコン (Si)

製)の電極に電圧を印加し、絶縁物を介して半導体表面 を制御するタイプの総称であり、一般にMIS(Metall nsulator Semiconductor)と呼ばれる。その中で、絶縁 物として酸化膜を用いたものがMOS (Metal Oxide Se miconductor)、窒化膜を用いたものがMNS (Metal Ni tride Semiconductor)、アルミナ被膜を用いたものがM AS (Metal Alumina Semiconductor)にあたる。

【0003】図15は一例として電子伝導型(以下、n チャネルと称する。) MOSFETの構造を示すもので ある。

【0004】この図において、601はp型シリコン基 20 板であり、この基板601の表面部には相互にチャネル 形成領域分の間隔を置いてn⁺ ソース領域602及びn + ドレイン領域603が形成され、そのチャネル形成領 域上には上記絶縁物としてのゲート酸化膜604が形成 され、このゲート酸化膜604上には上記金属性電極と してのゲート電極605が形成されている。

【0005】このような構造において、ゲート電極60 5に+電圧を印加すると、基板601内のゲート酸化膜 604下の領域で電子が表面側へ引寄せられ、これがキ ャリアとなるn型のチャネルが形成され、電流は、この 30 チャネルを通ることでソーズ領域602からドレイン領 域603に向かって流れることが可能となる。

【0006】また、このようなMOS等のMISFET において、近年では、SOI (Semiconductor on Insul ator) 構造がよく用いられる。このSOIMOSFET は、絶縁膜の上に新たに素子を構成したもので、三次元 集積回路のような高密度・高機能素子の実現には欠かせ ない技術であり、また、三次元的に積層せず従来と同様 の構成の集積回路においても、個々の素子の完全な分離 を可能とする重要な技術の一つである。

【0007】図16はその一例としてSOI構造を持つ nチャネルMOSFETの構造を示すものである。

【0008】この図において、701はp型シリコン基 板であり、この基板701上にはその上下層を電気的に 絶縁分離し上記SOI構造を提供する層間分離酸化膜層 702が形成され、MOS素子部は、この酸化膜層70 2上に形成されている。703はそのn+型ソース領 域、704はn+型ドレイン領域、705はゲート酸化 膜、706はゲート電極である。酸化膜702上におけ るソース領域703及びドレイン領域704を除く半導 50 下の酸化膜801までは達せず、チャネル形成層806

体領域は両者703,704間のチャネルを形成するチ ャネル形成層707とされている。

【0009】基本的な動作は図15に示すものと同様で あるが、酸化膜702があるために、この酸化膜702 上のシリコン層(すなわち、チャネル形成層707)の 不純物濃度を低濃度化しても、ソース領域703とドレ イン領域104から空乏層が延びてソースとドレインの 間が電気的に導通状態になる現象(パンチスルー現象) が抑制される。したがって、チャネル形成層707の不 10 純物濃度を低くすることができるので、そこでの不純物 散乱が低下し、MISトランジスタ特有の垂直電界も低 下することとなって、ソース領域703からドレイン領 域704へ流れる電流値が増大することとなる。また、 酸化膜702があるため、上層素子部と下地基板701 との寄生容量が少ない。さらには、酸化膜702によっ て下地基板701から絶縁されているため、下地基板7 01中で放射線によって発生した電荷が nMISトラン ジスタとしての動作に影響を与えないこととなる。

[0010]

【発明が解決しようとする課題】しかしながら、上述し たMISトランジスタ及びSOI型MISトランジスタ にあっては、ドレイン領域とチャネル領域間の接合部に 発生する高電界のために、主伝導キャリアが高エネルギ に加速されて衝突イオン化を起こし、これが原因で発生 した、主伝導キャリアとは逆極性の電荷がトランジスタ の特性に悪影響を与えるという問題がある。

【0011】例えば、上記nチャネルのトランジスタの 場合には、ドレイン領域近傍で、衝突イオン化によっ て、正孔が生成されるが、この正孔がゲート絶縁膜に注 入し易く、ゲート絶縁膜の膜質を低下させ、トランジス 夕特性を変動させてしまうこととなる。また、正孔伝導 型のpMISトランジスタとSOI型pMISトランジ スタでは、衝突イオン化によって生成した電子が、同様 の悪影響を特性に与えることとなるのである。

【0012】また、ゲート電圧をチャネル形成層内に反 転層が形成されるまで印加しても、このチャネル形成層 内には電気的に中性な領域が存在する。

【0013】図17はその様子をSOI型nMISトラ ンジスタにおいて示すものである。

【0014】この図において、801は図示しないp型 40 下地基板上に形成された上下層間絶縁分離酸化膜、80 2はn+型ソース領域、803はn+型ドレイン領域、 804はゲート酸化膜、805はゲート電極、806は チャネル形成層であり、素子断面中の実線は等電位の箇 所を結んで形成される等電位線であって、その中の数字 は電位を表している。

【0015】図示のごとく、SOI型であっても、チャ ネル形成層806が厚くなれば、反転層形成レベルまで ゲート電圧を印加しても空乏層はチャネル形成層806

中に電気的に中性な領域(斜線部)が残存する。そのた め、上記衝突イオン化によって生じた正孔がポテンシャ ルの低いチャネル下方に流れることにより、チャネル形 成屬806中に生じている中性領域に正孔がたまり、チ ャネル形成層806の電位を上昇させる。

【0016】例えば、チャネル形成層の厚さTSOI = 2 500オングストローム、同不純物濃度CS0I = 10¹⁷ cm^{-3} , VD = VG = 1. 5Vでは、図17に示される 斜線部の正孔濃度は、その周りに比べて2~3桁も高く $10^{14}\,\mathrm{cm}^{-3}$ にもなる。その結果、下地基板に正の電圧 10 つつ説明する。 を印加するのと同様の効果が生じ、図18に示す電流ー 電圧特性のように、正孔がたまり始めるドレイン電圧の ところでキンクが生じ、更にドレイン電圧を高くしたと ころで平らな飽和領域ができないので、安定な回路動作 が保証されないという問題がある。

【0017】本発明は上記従来技術の有する問題点に鑑 みてなされたもので、その目的とするところは、衝突イ オン化により生じた、キャリアとは逆極性の電荷(正孔 (nチャネル) あるいは電子 (pチャネル)) のゲート 酸化膜への侵入、およびチャネル形成層での蓄積を防止 し、もって特性が変動しにくく信頼性の高い、MISト ランジスタを構成する半導体装置を提供することにあ る。

[0018]

【課題を解決するための手段】本発明による半導体装置 は、半導体基板と、前記半導体基板上に形成された絶縁 分離層と、前記絶縁分離層上に形成されたSiGe層 と、前記SiGe層上に形成された第1導電型のシリコ ン領域と、前記シリコン領域中に互いに離間して形成さ れた第2導電型のソース領域およびドレイン領域と、前 記ソース領域およびドレイン領域間の前記シリコン領域 表面部に設けられたチャネル領域と、前記チャネル領域 上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に 形成されたゲート電極と、を備えたことを特徴とする。

【0019】なお、前記SiGe層は、前記チャネル領 域を伝導する主伝導キャリアとは逆極性の電荷を有する キャリアが引き込まれるエネルギ状態となっている層で あることが好ましい。

【0020】なお、前記SiGe層は、SiとGeとの 組成比がほぼ一定となる第1の層を含んでいることが好 ましい。

【0021】なお、前記SiGe層は、前記シリコン領 域との界面から離れるにつれてGeの濃度が零から増大 する第2の層を含んでいることが好ましい。

【0022】なお、前記第1の層は、その全域に亘って 一定のエネルギ状態なっている定エネルギ層であること が好ましい。

【0023】なお、前記第2の層は、前記キャリアが加 速されるエネルギ状態となっている遷移層であることが 好ましい。

【0024】特にSOI型MISトランジスタでは、分 離酸化膜上のチャネル形成層の不純物濃度をSOI構造 を持たない通常構造のMISトランジスタよりも低くで きるので、キャリア濃度が元来低く、衝突イオン化で生 成した電子または正孔がゲート絶縁膜から離れる方向に

6

拡散し易い。したがって、通常構造のMISトランジス タよりも高信頼性が実現できる。

[0025]

【実施例】以下に本発明の実施例について図面を参照し

【0026】図1は本発明半導体装置の第1参考例に係 るnチャネルMOSFETの構造を示すもので、定エネ ルギ層を有する構造としたものである。

【0027】この図において、11はp型シリコン基板 であって、この基板11における表面側の領域にnチャ ネル素子部が形成されている。 すなわち、 基板 11 にお ける表面近傍の領域にはチャネル長分の間隔を置いてn * 型ソース領域12と n * 型ドレイン領域13とが形成 され、同基板11の一主面上であって且つソース領域1 2とドレイン領域13との間にはゲート酸化膜14が形 成され、このゲート酸化膜14上にはゲート電極15が 形成されている。

【0028】基板11上における素子部のソース領域1 2及びドレイン領域13を除く半導体領域は2層構造と なっており、そのうちゲート酸化膜14直下に位置する 上層部は、形成されるチャネル深さよりも若干深く形成 され且つ単結晶シリコンにより形成されてチャネル形成 層16とされており、このチャネル形成層16直下に位 置する下層部はシリコン及びゲルマニウムがその全域に 30 わたり、Siが 75%、Geが 25%の同組成比で合成 されたSiGe合金からなっており、正孔のエネルギに 関し、チャネル形成層16よりも低く且つその全域にわ たり一定のエネルギ状態とされた定エネルギ層17とし て形成されている。

【0029】次いで、本参考例の作用を図19を参照し て説明する。図19(a)は本参考例に係るnチャネル MOSFETの断面図であり、図19 (b) は図19

(a) に示す切断線A-Aで切断した断面の正孔に対す るエネルギ状態を示すグラフである。図19(a)にお 40 いて、ゲート電極15およびソース領域12ならびにド レイン領域13にそれぞれ適切な電位が印加されると、 黒丸で示した主伝導キャリアである電子が、n型ソース 領域12からn型ドレイン領域13に向かって、p型チ ャネル形成層16中を走行し、n型ドレイン領域近傍で 衝突イオン化を起こす。一方、図19(b)から分かる ように、正孔に対する定エネルギ層17のエネルギ状態 は、p型チャネル形成層16のエネルギ状態よりも低い 状態に調整されている。このため、上記イオン衝突化に よって発生した正孔(図19(a)中で白丸で示す)

50 は、p型チャネル形成層16よりもエネルギの低い定工

ネルギ層17に引き込まれるように速やかに移動し、最 終的にはn型ソース層12に吸収される。

【0030】その結果、正孔がゲート酸化膜14に侵入 しにくくなり、トランジスタ特性の変動が抑制される。 従って、従来技術よりも高信頼性が得られることとな る。

【0031】また、正孔をチャネル形成層16中のチャ ネルから離すことができるため、チャネル近傍で正孔が 蓄積するのを防止することができ、この点からもトラン ジスタ特性の変動が抑制され、従来技術よりも高信頼性 を実現することができることとなる。

【0032】さらに、本参考例ではゲルマニウムを含ま ないチャネル形成層16を素子層の最上層に形成した が、これにはゲート酸化膜14との界面の界面準位の発 生をなるべく少なくする効果と、チャネル電流が流れる この部分の禁制帯幅は大きいままにして、衝突イオン化 率の上昇を防ぐという効果がある。

【0033】図2は本発明の第2参考例に係るnチャネ ルMOSトランジスタの構造を示すもので、定エネルギ ート酸化膜側から半導体基板側に向かって、つまり基板 の深さ方向にエネルギが低下する遷移層を備える構造と したものである。

【0034】この図において、21はp型シリコン基板 であり、素子部は、この基板21上に形成されており、 2 2 は n ⁺ 型ソース領域、2 3 は n ⁺ 型ドレイン領域、 24はゲート酸化膜、25はゲート電極である。

【0035】基板21上における素子部のソース領域2 2及びドレイン領域23を除く半導体領域は3層構造と なっており、そのうちゲート酸化膜24直下に位置する 上層部は、形成されるチャネル深さよりも若干深く形成 され且つ単結晶シリコンにより形成されてチャネル形成 層26とされおり、このチャネル形成層26直下に位置 する中間層はSiGe合金からなっており、そのシリコ ン及びゲルマニウムの組成比(Si:Ge)が100 %:0%から75%:25%まで基板21の深さ方向に 線形変化し、これにより、正孔に対するエネルギが基板 21の深さ方向に徐々に連続的に低くなる遷移層27と して形成されている。この遷移層 2 7 直下の最下層部 は、シリコン及びゲルマニウムがその全域にわたり、S iが75%、Geが25%の同組成比で合成されたSi Ge合金からなる定エネルギ層28として形成されてい る。

【0036】次に、上記構造を有する本参考例の作用を 図20を参照して説明する。図20(a)は本参考例に 係るnチャネルMOSFETの断面図であり、図20 (b) は図20(a) に示す切断線A-Aで切断した断 面の正孔に対するエネルギ状態を示すグラフである。図 20 (a) において、ゲート電極 25 およびソース領域 22ならびにドレイン領域23にそれぞれ適切な電位が 50 印加されると、黒丸で示した主伝導キャリアである電子

が、 n型ソース領域 2 2 から n型ドレイン領域 2 3 に向 かって、p型チャネル形成層26中を走行し、n型ドレ イン領域近傍で衝突イオン化を起こす。一方、図20

8

(b) から分かるように、正孔に対する定エネルギ層2 8のエネルギ状態は、p型チャネル形成層26のエネル ギ状態よりも低い状態に調整され、遷移層27のエネル ギ状態はp型チャネル形成層26のエネルギ状態から定 エネルギ層28のエネルギ状態に連続的に低くなるよう 10 に調整されている。すなわち、正孔を基板21のより深 部へ加速する擬似電界が生じることになるため、上記イ オン衝突化によって発生した正孔(図20(a)中で白 丸で示す)は、p型チャネル形成層26よりもエネルギ の低い定エネルギ層28に、第1参考例に比べて高速に 引き込まれるように移動する。したがって、第1参考例 に比べて正孔がゲート酸化膜24から高速に離れるた め、第1参考例よりも高信頼性が実現できる。

【0037】図3は本発明の第3参考例に係るnチャネ ルMOSFETの構造を示すもので、図2に示すものか 層に加え、チャネル形成層と定エネルギ層との間に、ゲ 20 らチャネル形成層を抜いたものに相当し、定エネルギ層 と深さ方向の遷移層とを備え、この遷移層によりチャネ ル形成層を兼ねるようにしたものである。

> 【0038】この図において、31はp型シリコン基板 であり、素子部は、32はこの基板31上に形成された 素子部のn + 型ソース領域、33は同じくn + 型ドレイ ン領域、34はゲート酸化膜、35はゲート電極であ

【0039】基板31上の素子部におけるソース領域3 2及びドレイン領域33を除く半導体領域は2層構造と 30 なっており、そのうちゲート酸化膜34直下に位置する 上層部は、形成されるチャネル深さよりも十分深く形成 され且つSiGe合金からなっており、そのシリコン及 びゲルマニウムの組成比(Si:Ge)が100%:0 %から75%:25%まで基板31の深さ方向に線形変 化し、これにより、正孔に対するエネルギが基板31の 深さ方向に徐々に連続的に低くなる遷移層36として形 成されている。この遷移層36直下の最下層部は、シリ コン及びゲルマニウムがその全域にわたり、Siが75 %、Geが25%の同組成比で合成されたSiGe合金 40 からなる定エネルギ層37として形成されている。

【0040】このような構造を有する本参考例のFET によれば、ゲート酸化膜34直下から前述したような類 似電界が発生するので、図2に示した第2参考例よりも 更に高速に正孔がゲート酸化膜34、そしてチャネル形 成領域から離れ、且つソース領域32から排出される。

【0041】図4は本発明の第1実施例に係るSOI型 nチャネルMOSFETの構造を示すもので、このもの はSOI構造と図1に示す第1参考例の構造とを組合わ せたものに相当する。

【0042】この図において、41はp型シリコン基板

であり、この基板 41 上には基板 41 とその上層の素子層とを電気的に絶縁分離し、SOI 構造を提供する層間分離酸化膜 42 が形成されている。43 は、この基板 41 上に形成された素子部の1 型ソース領域、44 は同じく1 型ドレイン領域、45 はゲート酸化膜、46 はゲート電極である。

【0043】基板41上の素子部におけるソース領域43及びドレイン領域44を除く半導体領域は2層構造となっており、そのうちゲート酸化膜45の直下に位置する上層部は、形成されるチャネル深さよりも若干深く形成され且つ単結晶シリコンからなるチャネル形成層47とされ、このチャネル形成層47の直下に位置する下層部は、シリコン及びゲルマニウムがその全域にわたり、Siが75%、Geが25%の同組成比で合成されたSiGe合金からなる定エネルギ層48として形成されている。

【0044】本実施例によれば、分離酸化膜42上のチャネル形成層47の不純物濃度をSOI構造を持たない通常構造のMISトランジスタよりも低くできるので、衝突イオン化で生成した正孔がチャネル形成領域側から離れる方向に拡散し易く、通常構造のMISトランジスタよりも高信頼性が実現できる。

【0045】図5は本発明の第2実施例に係るSOI型 nチャネルMOSFETの構造を示すもので、このものはSOI構造と図2に示す第2参考例の構造とを組合わせたものに相当する。

【0046】この図において、51はp型シリコン基板であり、この基板51上には層間分離酸化膜52が形成されており、53は、この酸化膜52上に形成された素子部の n^{+} 型ソース領域、54は同じく n^{+} 型ドレイン領域、55はゲート酸化膜、56はゲート電極である。

【0047】酸化膜52上の素子部におけるソース領域53及びドレイン領域54を除く半導体領域は3層構造となっており、そのうちゲート酸化膜55の直下に位置する最上層部は、形成されるチャネル深さよりも苦に深く形成され且つ単結晶シリコンからなるチャネル形成層57とされ、このチャネル形成層57の直下に位置する中間層はSiGe合金からなっており、そのシリコン及びゲルマニウムの組成比(Si:Ge)は100%:0%から75%:25%まで基板51の深さ方向に線形変化し、これにより、正孔に対するエネルギが基板51の深さ方向に徐々に連続的に低くなる遷移層57として形成されている。この遷移層57直下の下層部は、シリコン及びゲルマニウムがその全域にわたり、Siが75%、Geが25%の同組成比で合成されたSiGe合金からなる定エネルギ層58として形成されている。

【0048】本実施例によれば、遷移層57の存在により、図4に示す第1実施例よりも更に一層、衝突イオン化で生成した正孔がチャネル形成領域から離れやすくなる。

【0049】図6は本発明の第3実施例に係るSOI型 nチャネルMOSFETの構造を示すもので、このもの は、SOI構造と図3に示す第3参考例の構造とを合わ せ持ったものに相当する。

【0050】この図において、61はp型シリコン基板、62はこの基板61上には層間分離酸化膜、63はこの酸化膜 62上に形成された素子部の n^+ 型ソース領域、64は同じく n^+ 型ドレイン領域、65はゲート酸化膜、66はゲート電極である。

【0051】酸化膜62上の素子部におけるソース領域 63及びドレイン領域64を除く半導体領域は2層構造 となっており、そのうちゲート酸化膜65の直下に位置 する上層部は、形成されるチャネル深さよりも十分に深 く形成され且つSiGe合金からなっており、そのシリ コン及びゲルマニウムの組成比 (Si:Ge)は100 %:0%から75%:25%まで基板61の深さ方向に 線形変化し、これにより、正孔に対するエネルギが基板 61の深さ方向に徐々に連続的に低くなる遷移層67と して形成されている。この遷移層67直下の下層部は、 シリコン及びゲルマニウムがその全域にわたり、Siが 75%、Geが25%の同組成比で合成されたSiGe 合金からなる定エネルギ層68として形成されている。 【0052】よって、本実施例によれば、図5に示す第 2 実施例よりも一層、衝突イオン化で生成した正孔がチ ャネル形成領域から離れ易くなる。

【0053】図7は本発明の第4参考例に係るnチャネルMOSFETの構造を示すものであり、この図に示すものは、図2に示す第2参考例のFETから定エネルギ層を取去ったものに相当し、深さ方向の遷移層のみを備30 える構造となっている。

【0054】この図において、71はp型シリコン基板、72はこの基板71上に形成された素子部のn⁺型ソース領域、73は同じくn⁺型ドレイン領域、74はゲート酸化膜、75はゲート電極である。

【0055】基板71上の素子部におけるソース領域72及びドレイン領域73を除く半導体領域は基板71とした基底層を含めて3層構造となっており、そのうちゲート酸化膜74の直下に位置する上層部は、形成されるチャネル深さよりも若干に深く形成され且つ単結晶シリコンからなるチャネル形成層76とされており、そのシリコン及びゲルマニウムの組成比(Si:Ge)は100%:0%から75%:25%まで基板71の深さ方向に線形変化して、正孔に対するエネルギが基板61の深さ方向に徐々に連続的に低くなる遷移層77として形成されている。

【0056】本実施例によってもチャネル直下における 遷移層77の存在により、正孔がチャネル形成領域から 離れやすくすることができるとともに、SiGe層中に 50 正孔が蓄積されにくくなり、寄生バイポーラ効果を抑制

12

することができる。

【0057】図8は本発明の第5参考例に係るnチャネルMOSFETの構造を示すもので、ここでは、図3に示す第3参考例のFETから定エネルギ層を取去り、遷移層のみを有する構造としたものを示している。

【0058】この図において、81はp型シリコン基板、82はこの基板81上に形成された素子部のn⁺型ソース領域、83は同じくn⁺型ドレイン領域、84はゲート酸化膜、85はゲート電極である。

【0059】基板81上の素子部におけるソース領域82及びドレイン領域83を除く半導体領域は基板81からなる基底層を含めて2層構造となっており、ゲート酸化膜84の直下に位置する上層部は、形成されるチャネル深さよりも深く形成され且つSiGe合金からなっており、そのシリコン及びゲルマニウムの組成比(Si:Ge)は100%:0%から75%:25%まで基板81の深さ方向に線形変化して、正孔に対するエネルギが基板81の深さ方向に徐々に連続的に低くなる遷移層86として形成されている。

【0060】よって、本参考例によれば、図7に示す第 20 る。)の遷移を与えたことにある。 4参考例よりも一層の効果を期待できる。 【0070】この図において、20

【0061】図9は本発明の第4実施例に係るSOI型 nチャネルMOSFETの構造を示すもので、この図に 示すものは、SOI構造と図7に示す構造とを組合わせ たものに相当する。

【0062】この図において、91はp型シリコン基板、92はこの基板 91上に形成された層間分離酸化膜、93はこの酸化膜 92上に形成された素子部の n^+ 型ソース領域、94は同じく n^+ 型ドレイン領域、95はゲート酸化膜、96はゲート電極である。

【0063】酸化膜92上の素子部におけるソース領域93及びドレイン領域94を除く半導体領域は2層構造となっており、そのうちゲート酸化膜95の直下に位置する上層部は、形成されるチャネル深さよりも深く形成され且つ単結晶シリコンからなっていて、チャネル形成層97とされており、このチャネル形成層97の下層側の層はSiGe合金からなっており、そのシリコン及びゲルマニウムの組成比(Si:Ge)は100%:0%から75%:25%まで基板91の深さ方向に線形変化する遷移層98として形成されているものである。

【0064】よって、本実施例によれば、SOI構造を 有することから図7に示す第4参考例よりも一層の効果 が期待され、かつSOI浮遊効果の抑制も可能となる。

【0065】図10は本発明の第5実施例に係るSOI型nチャネルMOSFETの構造を示すもので、ここではSOI構造と図8に示す構造とを組合わせた構造を有するものが示されている。

【0066】この図において、101はp型シリコン基板、102はこの基板101上に形成された層間分離酸化膜、103はこの酸化膜102上に形成された素子部 50

の n ⁺ 型ソース領域、104は同じく n ⁺ 型ドレイン領域、105はゲート酸化膜、106はゲート電極である。

【0067】酸化膜102上の素子部におけるソース領域103及びドレイン領域104を除く半導体領域はその全域に亘りチャネル形成層を兼任する遷移層107とされている。この遷移層107も、上記と同様、SiGe合金からなり、そのシリコン及びゲルマニウムの組成比(Si:Ge)は100%:0%から75%:25%まで基板101の深さ方向に線形変化するものとして形成されている。

【0068】よって、本実施例によれば、図9に示す第4実施例よりも一層の効果を期待することができることとなる。

【0069】図11は本発明の第6実施例に係るSOI型nチャネルMOSFETの構造を示すもので、その特徴とするところは、主伝導キャリアとは逆極性の電荷に対し、上記基板の深さ方向に加え、ドレイン領域からソース領域に向かう方向(以下、便宜上、横方向と略称する。)の遷移を与えたことにある。

【0070】この図において、201はp型シリコン基板であり、この基板201上にはSOI構造を与える層間分離酸化膜202が形成されるとともに、素子形成領域を囲むように素子間分離酸化膜203が形成されている。

【0071】204は素子部のn + 型ソース領域、20 5はn⁺ 型ドレイン領域、206はゲート酸化膜、20 7はゲート電極、208は素子層と配線層とを電気的に 絶縁分離する層間分離酸化膜、209はソース電極、2 10はドレイン電極である。酸化膜202上における素 子部のソース領域204及びドレイン領域205を除く 半導体領域は3層構造となっており、そのうちゲート酸 化膜206の直下に位置する上層部は単結晶シリコンか らなり且つチャネルをカバーできる程度の深さを有する チャネル形成層211として形成されている。このチャ ネル形成層211の下層はSiGe合金からなってお り、そのシリコン及びゲルマニウムの組成比 (Si:G e) は100%:0%から75%:25%まで深さ方向 及び横方向に線形に増大する遷移層212として形成さ 40 れている。例えば、深さ方向に相当する図11における A-A'線に沿った箇所の組成比(Si:Ge)は10 0%:0%から80%:20%まで変化し、横方向に相 当する図11中のB-B'線に沿った箇所の組成比(S i:Ge)は95%:5%から85%:15%まで変化 する。よって、この遷移層212においては、酸化膜2 02に近付くほど、そしてソース領域204に近付くほ ど、正孔に対するエネルギ状態が低くなる。遷移層21 2の下層は基底層213とされ、基板201と同じ単結 晶シリコンからなっている。

60 【0072】本実施例によれば、遷移層212において

は、酸化膜202に近付くほど、そしてソース領域20 4に近付くほど、正孔に対するエネルギ状態が低くなる ため、SOI型nチャネルMOSFETの主要電流成分 である電子がドレイン付近で衝突イオン化により発生さ せた過剰な正孔を、速やかにゲルマニウムの割合の高い 方、すなわち、素子領域におけるゲート酸化膜206側 とは反対側の深い方向に、それもソース領域204側に 導く役目を果たすため、深さ方向の遷移のみに比べ、過 剰な正孔をより速やかにソース電極から引き抜くことが できることとなる。

【0073】また、本実施例ではゲルマニウムを含まな いチャネル形成層211をSOI素子層の最上層に形成 したが、これにはゲート酸化膜206との界面の界面準 位の発生をなるべく少なくする効果と、チャネル電流が 流れるこの部分の禁制帯幅は大きいままにして、衝突イ オン化率の上昇を防ぐという効果がある。

【0074】ここにおいて、これまで述べてきたMOS FETのうち図1に示す第1参考例、図4に示す第1実 施例、図11に示す第6実施例の製法について図面を参 照し以下に説明する。

【0075】図12は図1に示す第1参考例のFET構 造を得るための製造プロセスを工程別素子断面によって 図解するものである。

【0076】まず、p型シリコン基板301上にSiG e合金膜302と単結晶シリコン膜303とを、その順 に、UHV/CVD (Ultra High Vacuum / Chemical V aporDeposition)またはMBE (Molecular Beam Epitax y) を用いて形成する(図12(a))。 なお、ここに おいてSiGe合金膜302を形成するにあたり、それ らの材料ガスの供給を制御することで、シリコンとゲル マニウムとの組成比 (Si:Ge=75%:25%)を 全域に亘り一定に維持したり、深さ方向や横方向に変化 させることが可能である。

【0077】次に、単結晶シリコン膜303上を熱酸化 して酸化膜304を形成し、この酸化膜304上に多結 晶シリコン膜305を、上記UHV/CVDまたはMB E法により堆積させる(図12(b))。

【0078】続いて、リングラフィ技術により酸化膜3 04及び多結晶シリコン膜305をパターニングし、ゲ ート酸化膜306とゲート電極307とを形成する(図 40 12 (c)).

【0079】そして、単結晶シリコン膜303側からS iGe合金膜302に進入するに至る深さまで、ヒ素を イオン注入することによって、n⁺ 型ソース領域308 とn⁺ 型ドレイン領域309を形成すると同時にSiG e合金膜310を低エネルギ層310、単結晶シリコン 膜303をチャネル形成層311としてそれぞれ形成す る(図12(d))。

【0080】以上の製造工程によれば、図1の第1参考 例のMOSFET構造が得られる。なお、PECVDま 50 に1000オングストローム程度の膜厚のシリコン・ゲ

たはMBEにおいて、ゲルマニウムの組成比を連続的に 変化させれば、第2(図2)、第3(図3)、第4(図 7)、第5 (図8) 参考例の構造も同様の製造工程で得 られることとなる。

14

【0081】次に、図4の第1実施例のSOI型nチャ ネルMOSFET構造を得るための製造プロセスについ て図13を参照しつつ説明する。

【0082】まず、シリコン基板401上にLPCVD (Low Pressure Chemical Vapor Deposition) によって 10 酸化膜402を形成した後、SiGe合金膜403と単 結晶シリコン膜404とをUHV/CVDまたはMBE によって形成する(図13(a))。

【0083】次いで、PECVDによって酸化膜405 を形成した後、n+型多結晶シリコン膜406を形成す る(図13(b))。

【0084】続いて、リソグラフィ技術により酸化膜4 05及び多結晶シリコン膜406をパターニングし、ゲ ート酸化膜407とゲート電極408とを形成する(図 13 (c)).

【0085】そして、単結晶シリコン膜404側からS iGe合金膜403に進入するに至る深さまで、ヒ素を イオン注入することによって、n⁺型ソース領域409 とn* ドレイン領域410とを形成すると同時に、両領 域409, 410間におけるSiGe合金膜403を低 エネルギ層411、単結晶シリコン膜404をチャネル 形成層412としてそれぞれ形成する(図13 (d)).

【0086】以上の製造工程によれば、図4の第1実施 例のFET構造が得られる。なお、PECVDまたはM 30 BEにおいて、ゲルマニウムの組成比を連続的に変化さ せれば、第2(図5)、第3(図6)、第4(図9)、 第5(図10)実施例の構造も同様の製造工程で得られ

【0087】図14は図11に示すSOI型nチャネル MOSFETの製造プロセスを工程別素子断面で図解す るものである。

【0088】まず最初に、半導体基板501上にスパッ 夕法またはCVD法などによりシリコン酸化膜502を 全面に約1 μ m の厚みで形成し、ついでシリコン酸化膜 502上に多結晶シリコン膜を例えば6000オングス トロームの厚みで形成する。ついで電子ビームアニール 法、あるいは、ヒータによるアニール法などを用いて上 記多結晶シリコン膜を単結晶化し、酸化性雰囲気中で酸 化してフッ化アンモニウムなどの溶液で酸化膜を除去、 あるいはRIEなどのドライエッチングによるエッチバ ック法により約1000オングストロームの膜厚の単結 晶シリコン膜503を形成する(図14(a))。

【0089】次いで、高真空CVD法あるいは分子線エ ピタキシャル法などにより、単結晶シリコン膜503上

ない。

他の半導体材料でも、シリサイド化合物でも、例えばア ルミニウム、タングステンなどのような金属でもかまわ

16

ルマニウム合金膜504を形成する。この際、ゲルマニ ウムの割合が下層から上層に向かって上述した組成変化 でなだらかに減少するように原料ガスの供給を制御す る。この後ドレイン側となる部分にレジスト等でマスク をし、例えば45°の斜めイオン注入法により100K e,vでGeイオンを注入しレジストを除去した後、例え ば600℃で24時間アニールすることにより横方向に Geの含有率に分布をもたせることができる。さらに、 連続してゲルマニウムを含まない単結晶シリコン膜50 5を例えば100オングストローム程度、SiGe合金 10 膜504上に形成する(図14(b))。ここで単結晶 シリコン膜 5 0 5 は 1 0 ¹⁶ c m ⁻³以下の低濃度に p 型の 不純物が導入されていることが望ましい。

【0094】さらに、上記の実施例では遷移層509中 の禁制帯を変化させる手段としてSiGe合金を用い た。SiGe合金においては、ゲルマニウムの含有率を 20%程度にまですると禁制帯がシリコンよりも0.1 eV以上狭くなる。SiGe合金の場合にはこの禁制帯 の変化は主として価電子帯の変化によるものであり、伝 導帯を流れる電子はほとんど影響を受けないが、価電子 帯を流れる正孔は、ゲルマニウムの含有率を変化させた ために生じる価電子帯の傾きにより、ゲルマニウムの割 合の高いほうに向かって、力を受ける。 0. 1 e V の禁 制帯の差が1000オングストロームにあれば電界の強 さは10kV/cmになり、正孔をこの電界により流す ことが可能である。したがって、nチャネルSOIMO SFETの主要電流成分である電子がドレイン付近で衝 突イオン化により発生させた過剰な正孔を、速やかにゲ ルマニウムの割合の高い方、すなわち、ゲートと反対の 深い方向に流し出す役目を果たす。SiGe合金以外で も、禁制帯の滑らかな減少が可能で、かつ、その変化の 主な部分は価電子帯側の変化であるような物質であれば よい。

【0090】その後、単結晶シリコン膜505上に熱酸 化法またはCVD法などを用いて酸化膜を例えば200 オングストローム形成し、さらにこの酸化膜上にLPC VD法などによりゲート電極となる多結晶シリコン膜を 例えば4000オングストローム形成し、これら酸化膜 及び多結晶シリコン膜を同時にパターニングしてゲート 酸化膜511及びゲート電極512を形成する。次に、 これらゲートの両側に自己整合的に、例えば 10^{20} cm ⁻³程度の高濃度のヒ素などのn型不純物をイオン注入し て拡散し、nチャネルトランジスタのソース領域507 及びドレイン領域508となるn型拡散層を形成すると 同時に、これらの領域507,508以外の領域におけ る単結晶シリコン膜503を基底層506、SiGe合 金膜504を遷移層509、単結晶シリコン膜505を チャネル形成層510としてそれぞれ形成する(図14

【0095】また、禁制帯が狭いところでは、真性キャ リア濃度が高くなるため、流れ込んだ正孔の再結合確率 が増す。また残留する場合も、従来の構造に比べて、ゲ ートからの距離が遠いので、従来のSOI型MOSFE Tのように基板の電位を変化させることなくドレイン電 流を安定にすることが可能になる。

【0091】その後、トレンチ用のホールを開孔し、そ 30 の状態でCVD法等によりシリコン酸化膜を全面に形成 した後、ソース・ドレイン領域507,508に達する コンタクトホールをそれぞれ開孔して、素子間分離酸化 膜514及び層間分離酸化膜513として形成し、さら に、このコンタクトホールに金属配線を埋込むことによ り、ソース電極515及びドレイン電極516を形成し て、本発明の一実施例である半導体装置が形成される (図14(d))。この場合の電極515, 516の材 料は、n型拡散層とオーミックなコンタクトをとれるも のならば何でもよい。

【0096】さらに、pチャネルSOIMOSFETで は、禁制帯の滑らかな減少が可能で、かつ、その変化の 主な部分は伝導帯側の変化であるような物質を用いれ ば、上記のSOI型nチャネルMOSFETと同様の高 性能SOI型pチャネルMOSFETが可能である。

[0097]

【0092】なお、この実施例では、はじめにSOI用 の酸化膜502上に基底層506となる単結晶シリコン 膜503を形成するために、まず多結晶シリコン膜を堆 積し、これをアニールによって単結晶化したが、例えば シリコン基板に酸素原子をイオン注入して埋込み酸化膜 を形成するSIMOX法などを用いてもよい。あるいは

【発明の効果】以上説明したことから明らかなように本 発明によれば、チャネル形成層の表面部よりも基板側の 方が主伝導キャリアとは逆極性の電荷にとってエネルギ が低く、ドレイン領域近傍で、衝突イオン化によって生 40 成した新生電荷は従来技術によるMISトランジスタよ

りも高速に基板側へ移動することとなるため、ゲート絶

縁膜に高エネルギの電荷が注入しにくく、ゲート絶縁膜

の膜質低下が抑制されることとなる。

絶縁膜の上に直接エピタキシャル成長を行っても構わな

【0098】また、チャネル形成領域下に当該新生電荷 が蓄積されにくくなるため、高いドレイン電圧まで安定 した電流一電圧特性を得ることができる。

【0093】また、ゲート電極512に多結晶シリコン 膜を用いたが、所望の閾値が得られるようなものなら、

【0099】さらに、ゲート絶縁膜側から半導体基板側 に向かってエネルギが低下する遷移層を備えることとす れば、衝突イオン化で生じた電荷を速やかに下部に流出 50 させることができる。

【0100】特にSOI型MISトランジスタでは、分離酸化膜上のチャネル形成層の不純物濃度をSOI構造を持たない通常構造のMISトランジスタよりも低くできるので、キャリア濃度が元来低く、衝突イオン化で生成した電子または正孔がゲート絶縁膜から離れる方向に拡散し易い。したがって、通常構造のMISトランジスタよりも高信頼性が実現できる。

【図面の簡単な説明】

【図1】本発明の第1参考例に係るnチャネルMOSF ETの構造を示す素子断面図。

【図2】本発明の第2参考例に係るnチャネルMOSF ETの構造を示す素子断面図。

【図3】本発明の第3参考例に係るnチャネルMOSF ETの構造を示す素子断面図。

【図4】本発明の第1実施例に係るSOI型nチャネル MOSFETの構造を示す素子断面図。

【図5】本発明の第2実施例に係るSOI型nチャネル MOSFETの構造を示す素子断面図。

【図6】本発明の第3実施例に係るSOI型nチャネル MOSFETの構造を示す素子断面図。

【図7】本発明の第4参考例に係るnチャネルMOSF ETの構造を示す素子断面図。

【図8】本発明の第5参考例に係るnチャネルMOSF ETの構造を示す素子断面図。

【図9】本発明の第4実施例に係るSOI型nチャネル MOSFETの構造を示す素子断面図。

【図10】本発明の第5実施例に係るSOI型nチャネルMOSFETの構造を示す素子断面図。

【図11】本発明の第6実施例に係るnチャネルMOS FETの構造を示す素子断面図。

【図12】図1に示すFET構造の製造プロセスを示す 工程別素子断面図。 【図13】図4に示すFET構造の製造プロセスを示す 工程別素子断面図。

18

【図14】図11に示すFET構造の製造プロセスを示す工程別素子断面図。

【図15】従来のnチャネルMOSFETの構造を示す素子断面図。

【図16】従来のSOI型nチャネルMOSFETの構造を示す素子断面図。

【図17】従来のSOI型nチャネルMOSFETにお 10 ける電位分布を示す等電位線図。

【図18】図17に示すSOI型nチャネルMOSFE TにおけるVD - ID 特性を示す曲線図。

【図19】第1参考例の作用を説明する図。

【図20】第2参考例の作用を説明する図。

【符号の説明】

11, 21, 31, 41, 51, 61, 71, 81, 9

1, 101, 201 p型シリコン基板

12, 22, 32, 43, 53, 63, 72, 82, 9

3, 103, 204 n⁺ 型ソース領域

20 13, 23, 33, 44, 54, 64, 73, 83, 9

4, 104, 205 n⁺ 型ドレイン領域

 $1\ 4,\ 2\ 4,\ 3\ 4,\ 4\ 5,\ 5\ 5,\ 6\ 5,\ 7\ 4,\ 8\ 4,\ 9$

5,105,206 ゲート酸化膜

 $1\ 5,\ 2\ 5,\ 3\ 5,\ 4\ 6,\ 5\ 6,\ 6\ 6,\ 7\ 5,\ 8\ 5,\ 9$

6, 106, 207 ゲート電極

16, 26, 47, 57, 76, 97, 211 チャネル形成層


17, 28, 37, 48, 59, 68 定エネルギ層

27, 36, 58, 67, 77, 86, 98, 107,


30 212 遷移層

42,52,62,92,102,202 層間分離酸化膜


【図1】




[図3]





[図2]




【図4】







【図20】



フロントページの続き

(56)参考文献 特開 平1-120067 (JP, A)

特開 昭61-4280 (JP, A)

特開 平3-3366 (JP, A)

特開 昭63-252478 (JP, A)

特開 昭63-313865 (JP, A)

特開 平2-100327 (JP, A)

(58)調査した分野(Int.Cl.⁷, DB名) H01L 29/78